Vivado 2021 RTLで書いたモジュールをBlock Designに入れられるのはいいとして、そこで使用するインターフェースをまとめる方法がある。 Language Template => Verilog => IP Integrator HDL => Advanced Interfaces で調べるが、 テンプレートが不完全でう…